

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 02-194626

(43)Date of publication of application : 01.08.1990

(51)Int.Cl.

H01L 21/26
H01L 21/336
H01L 29/784

(21)Application number : 01-014471

(71)Applicant : SONY CORP

(22)Date of filing : 24.01.1989


(72)Inventor : TAJIMA KAZUHIRO
NOGUCHI TAKASHI

(54) MANUFACTURE OF THIN FILM TRANSISTOR

(57)Abstract:

PURPOSE: To efficiently heat a thin semiconductor film to enable heat treatment at high temperature and improve the crystal property by carrying out the heat treatment through irradiation of light rays from a short wavelength arc lamp.

CONSTITUTION: The heat treatment after ion implantation of an impurity for forming source-drain regions 15, 16 is carried out by irradiating with light rays from a xenon arc lamp (a xenon water cooled arc lamp with an ultraviolet ray cut-off filter). Most of the light rays from the xenon arc lamp consist of components of wavelength shorter than $1 \mu\text{m}$, and absorption efficiency thereof by Si is very high. Accordingly, when heat-treated, the rising-up of the temperature of the thin semiconductor film 12 is very steep so that high temperature heat treatment can be carried out in a short time. Thus, a smaller amount of an impurity ion-implanted into the source-drain regions 15, 16 is redistributed to under the gate electrode 16. Therefore, the crystal property of the thin film 12 can be improved without characteristic deterioration by parasitic capacitance.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑬ Int. Cl.³H 01 L 21/26
21/336
29/784

識別記号

L

庁内整理番号

7738-5F

⑭ 公開 平成2年(1990)8月1日

8624-5F H 01 L 29/78 3 1 1 P

審査請求 未請求 請求項の数 1 (全5頁)

⑮ 発明の名称 薄膜トランジスタの製造方法

⑯ 特 願 平1-14471

⑰ 出 願 平1(1989)1月24日

⑱ 発 明 者 田 島 和 浩 東京都品川区北品川6丁目7番35号 ソニー株式会社内
⑱ 発 明 者 野 口 隆 東京都品川区北品川6丁目7番35号 ソニー株式会社内
⑲ 出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号
⑳ 代 理 人 弁理士 土屋 勝

明 細 書

1. 発明の名称

薄膜トランジスタの製造方法

2. 特許請求の範囲

半導体薄膜のうちのソース・ドレイン領域とすべき部分に不純物を導入し熱処理を行う薄膜トランジスタの製造方法において、

短波長アークランプの光線を照射することによって前記熱処理を行う様にした薄膜トランジスタの製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体薄膜のうちのソース・ドレイン領域とすべき部分に不純物を導入し熱処理を行う薄膜トランジスタの製造方法に関するものである。

(発明の概要)

本発明は、上記の様な薄膜トランジスタの製造方法において、短波長アークランプの光線の照射で熱処理を行うことによって、逆バイアス時のリーク電流が少なく、しかも設計値に近いゲート長を有し且つスイッチング速度の低下等の特性劣化も少ない薄膜トランジスタを製造することができる様にしたものである。

(従来の技術)

SOI構造の薄膜トランジスタを製造するには、第4図に示す様に、石英等の絶縁体基板11上に半導体薄膜12、ゲート絶縁膜13及びゲート電極14をまず形成する。

次に、ゲート電極14及びゲート絶縁膜13をマスクとして半導体薄膜12中へ自己整合的にソース・ドレイン領域15、16形成用の不純物をイオン注入し、更に熱処理を行う(例えば、特開昭61-119079号公報)。

この熱処理の温度としては、イオン注入された

不純物の活性化のみならず、半導体薄膜12の結晶性を向上させて特に接合部分のトラップ密度を低減させるために、1000℃程度の温度が望まれている。

そしてこの様な熱処理を行う方法として、電気炉による熱処理やハロゲンランプによる熱処理等が従来から考えられている。

(発明が解決しようとする課題)

ところで、半導体薄膜12としては多結晶Si薄膜が用いられることが多いが、多結晶Si中での不純物の拡散係数は単結晶に比べて10～100倍程度も大きい。

従って、熱処理時間が長い電気炉による熱処理を行うと、第4図に示す様に、ソース・ドレイン領域15、16とすべき部分へイオン注入した不純物がゲート電極14下へ再分布する。

このため、実効ゲート長が設計値よりも短くなると共に、再分布領域とゲート電極14とで寄生容量が形成されてスイッチング速度の低下等の特

性劣化も生じる。

そして、薄膜トランジスタが更に微細化されてゲート長が短くなると、ソース・ドレイン領域15、16同士の短絡という問題も生じる。

これに対して、ハロゲンランプでは高温の熱処理を短時間で行うことができるが、ハロゲンランプの光線は赤外線であり第5図中に点線で示す様な波長分布を有している。このため、第5図からも明らかな様にSiでは吸収効率が低く、結局は熱処理を短時間では行うことができない。

そこで、低い温度で熱処理を行うことも考えられるが、今度は、第3図中に点線で示す様に逆バイアス時のリーク電流が増加してしまう。これは、接合部分の結晶性が低いことに起因していると考えられる。

(課題を解決するための手段)

本発明による薄膜トランジスタの製造方法では、短波長アークランプの光線を照射することによって熱処理を行う様にしている。

(作用)

本発明による薄膜トランジスタの製造方法では、短波長アークランプからの光線の殆どの波長成分が半導体薄膜12に吸収されるので、半導体薄膜12を効率的に加熱することができる。従って、高温の熱処理を行うことができ、ソース・ドレイン領域15、16とすべき部分に導入した不純物を活性化させることができると共に、半導体薄膜12の結晶性を向上させることができる。

また、半導体薄膜12を効率的に加熱することができるので高温の熱処理でも短時間で行うことができ、ソース・ドレイン領域15、16とすべき部分へ導入した不純物のゲート電極14下への再分布が少ない。

(実施例)

以下、SOI構造の薄膜トランジスタの製造に適用した本発明の一実施例を、第1図～第3図を参照しながら説明する。

本実施例は、ソース・ドレイン領域15、16形成用の不純物をイオン注入した後の熱処理を、キセノンアークランプ(キセノンガスを封入した水冷式の紫外線カットフィルタ付アークランプ)の光線を照射することによって行うことを除いて、既述の従来例と実質的に同様の工程を有している。

キセノンアークランプの光線は、第1図中に実線で示す様な波長分布を有しており、1μm未満の波長成分が大部分である。このため、第1図からも明らかな様に、Siでの吸収効率が非常に高い。

従って、熱処理を行った場合の半導体薄膜12の温度の立上りが非常に急峻であり、半導体薄膜12の厚さ800Å程度の多結晶Si薄膜であるとすると、3秒程度以下の短時間で1200℃程度の高温の熱処理を行うことができる。

この様に短時間で熱処理を行うことができるので、本実施例によって製造した薄膜トランジスタでは、第2図に示す様に、ソース・ドレイン領域15、16とすべき部分へイオン注入した不純物のゲート電極14下への再分布が少ない。

このため、実効ゲート長が設計値に近く、且つ再分布領域とゲート電極14との寄生容量によるスイッチング速度の低下等の特性劣化も少ない。

また、短時間でも高温の熱処理を行うことができるので、不純物導入後の半導体薄膜12の結晶性を向上させることができ、接合部分のトラップ密度も減少する。

このため、本実施例によって製造した薄膜トランジスタでは、第3図中に実線で示す様に、逆バイアス時のリーク電流が少ない。

なお、本実施例では不純物のイオン注入後に直ちにキセノンアークランプによる熱処理を行ったが、まず600℃程度の低温の熱処理を行い、その後キセノンアークランプによる高温の熱処理を行う様にするよりよい。

即ち、不純物のイオン注入によって非晶質化したソース・ドレイン領域15、16における結晶粒の成長を低温の熱処理で行い、この低温の熱処理によってソース・ドレイン領域15、16における結晶粒径を決定し、不純物の活性化と結晶性

の向上とをキセノンアークランプによる高温の熱処理によって行う。

不純物をイオン注入しても半導体薄膜12のうちでゲート電極14下の部分は非晶質化していないので、低温の熱処理によってこの部分からソース・ドレイン領域15、16へ向かって固相成長が進行し、数分間で結晶粒が成長する。

この様にすると、直ちにキセノンアークランプによる高温の熱処理を行う場合に比べて、ソース・ドレイン領域15、16を更に低抵抗化させたりすることができる。

なお低温の熱処理は、従来の電気炉等で行ってもよく、キセノンアークランプ等で行ってもよい。

また、上述の実施例はSOI構造の薄膜トランジスタの製造に本発明を適用したものであるが、本発明では熱処理を短時間で行うことができるために下地への熱の影響が少なく、しかも本発明によって製造した薄膜トラックでは逆バイアス時のリーク電流が少ないので、完全CMOS型SRAMにおけるスタック構造と称されている負荷用の

薄膜トランジスタの製造にも本発明を適用することができる。

(発明の効果)

本発明による薄膜トランジスタの製造方法では、不純物導入後に半導体薄膜の結晶性を向上させることができるので、接合部分のトラップ密度も低減し、逆バイアス時のリーク電流の少ない薄膜トランジスタを製造することができる。

また、ソース・ドレイン領域とすべき部分へ導入した不純物のゲート電極下への再分布が少ないので、設計値に近いゲート長を有し且つスイッチング速度の低下等の特性劣化も少ない薄膜トランジスタを製造することができる。

4. 図面の簡単な説明

第1図は本発明で使用する短波長アークランプの波長分布を示すグラフ、第2図は本発明の一実施例で製造した薄膜トランジスタの側断面図、第3図は第2図に示した薄膜トランジスタの電流特

性を示すグラフである。

第4図は本発明の一従来例で製造した薄膜トランジスタの側断面図、第5図はハロゲンランプの波長分布を示すグラフである。


なお図面に用いた符号において、

12.....半導体薄膜


15、16.....ソース・ドレイン領域

である。

代理人 土屋 勝




短波長アークランプの波長分布
第1図




薄膜トランジスタ
第2図


電流特性
第3図



薄膜トランジスタ
第4図



ハロゲンランプの
波長分布
第5図



(自発) 手続補正書

平成 1 年 3 月 15 日

特許庁長官殿

1. 事件の表示

平成 1 年 特 許 願 第 1 4 4 7 1 号

2. 発明の名称

薄膜トランジスタの製造方法

3. 補正をする者

事件との関係 特許出願人

東京都品川区北品川 6 丁目 7 番 3 5 号

(218) ソ ニ ー 株 式 会 社

4. 代 理 人

〒160
東京都新宿区西新宿 1 の 9 の 18 永和ビル
電話 東京 (03) 348-0222 番 (代表)
ファクシミリ (03) 348-1880 番
(6595) 弁理士 土 屋 邦 男

5. 補正命令の日付 (発送日)

平成 年 月 日 方式 審査

6. 補正により増加する請求項の数

7. 補正の対象 明細書の発明の詳細な説明の項
及び図面の第 3 図

8. 補正の内容

(1) 明細書第 6 頁 3 行目 (2 箇所) 及び第 8 頁 1 行目の「キセノン」を夫々「キセノン系」と補正します。

(2) 同第 6 頁 4 行目の「紫外線カットフィルタ付」の記載を削除します。

(3) 同第 8 頁 7 行目の「数分間で結晶粒が成長する。」を「すぐに結晶粒が成長し始める。」と補正します。


(4) 同第 8 頁 1 4 行目の「SOI 構造」を「アクティブマトリクス LCD 等の大面積 LSI を含む SOI 構造」と補正します。

(5) 同第 8 頁下から 3 行目の「トラック」を「トランジスタ」と補正します。

(6) 図面の第 3 図を別紙の通り補正します。

— 以 上 —





電流特性
第3圖